| 1 | /* SPDX-License-Identifier: GPL-2.0 |
|---|
| 2 | * |
|---|
| 3 | * Copyright 2016-2018 HabanaLabs, Ltd. |
|---|
| 4 | * All Rights Reserved. |
|---|
| 5 | * |
|---|
| 6 | */ |
|---|
| 7 | |
|---|
| 8 | /************************************ |
|---|
| 9 | ** This is an auto-generated file ** |
|---|
| 10 | ** DO NOT EDIT BELOW ** |
|---|
| 11 | ************************************/ |
|---|
| 12 | |
|---|
| 13 | #ifndef ASIC_REG_DMA1_CORE_REGS_H_ |
|---|
| 14 | #define ASIC_REG_DMA1_CORE_REGS_H_ |
|---|
| 15 | |
|---|
| 16 | /* |
|---|
| 17 | ***************************************** |
|---|
| 18 | * DMA1_CORE (Prototype: DMA_CORE) |
|---|
| 19 | ***************************************** |
|---|
| 20 | */ |
|---|
| 21 | |
|---|
| 22 | #define mmDMA1_CORE_CFG_0 0x520000 |
|---|
| 23 | |
|---|
| 24 | #define mmDMA1_CORE_CFG_1 0x520004 |
|---|
| 25 | |
|---|
| 26 | #define mmDMA1_CORE_LBW_MAX_OUTSTAND 0x520008 |
|---|
| 27 | |
|---|
| 28 | #define mmDMA1_CORE_SRC_BASE_LO 0x520014 |
|---|
| 29 | |
|---|
| 30 | #define mmDMA1_CORE_SRC_BASE_HI 0x520018 |
|---|
| 31 | |
|---|
| 32 | #define mmDMA1_CORE_DST_BASE_LO 0x52001C |
|---|
| 33 | |
|---|
| 34 | #define mmDMA1_CORE_DST_BASE_HI 0x520020 |
|---|
| 35 | |
|---|
| 36 | #define mmDMA1_CORE_SRC_TSIZE_1 0x52002C |
|---|
| 37 | |
|---|
| 38 | #define mmDMA1_CORE_SRC_STRIDE_1 0x520030 |
|---|
| 39 | |
|---|
| 40 | #define mmDMA1_CORE_SRC_TSIZE_2 0x520034 |
|---|
| 41 | |
|---|
| 42 | #define mmDMA1_CORE_SRC_STRIDE_2 0x520038 |
|---|
| 43 | |
|---|
| 44 | #define mmDMA1_CORE_SRC_TSIZE_3 0x52003C |
|---|
| 45 | |
|---|
| 46 | #define mmDMA1_CORE_SRC_STRIDE_3 0x520040 |
|---|
| 47 | |
|---|
| 48 | #define mmDMA1_CORE_SRC_TSIZE_4 0x520044 |
|---|
| 49 | |
|---|
| 50 | #define mmDMA1_CORE_SRC_STRIDE_4 0x520048 |
|---|
| 51 | |
|---|
| 52 | #define mmDMA1_CORE_SRC_TSIZE_0 0x52004C |
|---|
| 53 | |
|---|
| 54 | #define mmDMA1_CORE_DST_TSIZE_1 0x520054 |
|---|
| 55 | |
|---|
| 56 | #define mmDMA1_CORE_DST_STRIDE_1 0x520058 |
|---|
| 57 | |
|---|
| 58 | #define mmDMA1_CORE_DST_TSIZE_2 0x52005C |
|---|
| 59 | |
|---|
| 60 | #define mmDMA1_CORE_DST_STRIDE_2 0x520060 |
|---|
| 61 | |
|---|
| 62 | #define mmDMA1_CORE_DST_TSIZE_3 0x520064 |
|---|
| 63 | |
|---|
| 64 | #define mmDMA1_CORE_DST_STRIDE_3 0x520068 |
|---|
| 65 | |
|---|
| 66 | #define mmDMA1_CORE_DST_TSIZE_4 0x52006C |
|---|
| 67 | |
|---|
| 68 | #define mmDMA1_CORE_DST_STRIDE_4 0x520070 |
|---|
| 69 | |
|---|
| 70 | #define mmDMA1_CORE_DST_TSIZE_0 0x520074 |
|---|
| 71 | |
|---|
| 72 | #define mmDMA1_CORE_COMMIT 0x520078 |
|---|
| 73 | |
|---|
| 74 | #define mmDMA1_CORE_WR_COMP_WDATA 0x52007C |
|---|
| 75 | |
|---|
| 76 | #define mmDMA1_CORE_WR_COMP_ADDR_LO 0x520080 |
|---|
| 77 | |
|---|
| 78 | #define mmDMA1_CORE_WR_COMP_ADDR_HI 0x520084 |
|---|
| 79 | |
|---|
| 80 | #define mmDMA1_CORE_WR_COMP_AWUSER_31_11 0x520088 |
|---|
| 81 | |
|---|
| 82 | #define mmDMA1_CORE_TE_NUMROWS 0x520094 |
|---|
| 83 | |
|---|
| 84 | #define mmDMA1_CORE_PROT 0x5200B8 |
|---|
| 85 | |
|---|
| 86 | #define mmDMA1_CORE_SECURE_PROPS 0x5200F0 |
|---|
| 87 | |
|---|
| 88 | #define mmDMA1_CORE_NON_SECURE_PROPS 0x5200F4 |
|---|
| 89 | |
|---|
| 90 | #define mmDMA1_CORE_RD_MAX_OUTSTAND 0x520100 |
|---|
| 91 | |
|---|
| 92 | #define mmDMA1_CORE_RD_MAX_SIZE 0x520104 |
|---|
| 93 | |
|---|
| 94 | #define mmDMA1_CORE_RD_ARCACHE 0x520108 |
|---|
| 95 | |
|---|
| 96 | #define mmDMA1_CORE_RD_ARUSER_31_11 0x520110 |
|---|
| 97 | |
|---|
| 98 | #define mmDMA1_CORE_RD_INFLIGHTS 0x520114 |
|---|
| 99 | |
|---|
| 100 | #define mmDMA1_CORE_WR_MAX_OUTSTAND 0x520120 |
|---|
| 101 | |
|---|
| 102 | #define mmDMA1_CORE_WR_MAX_AWID 0x520124 |
|---|
| 103 | |
|---|
| 104 | #define mmDMA1_CORE_WR_AWCACHE 0x520128 |
|---|
| 105 | |
|---|
| 106 | #define mmDMA1_CORE_WR_AWUSER_31_11 0x520130 |
|---|
| 107 | |
|---|
| 108 | #define mmDMA1_CORE_WR_INFLIGHTS 0x520134 |
|---|
| 109 | |
|---|
| 110 | #define mmDMA1_CORE_RD_RATE_LIM_CFG_0 0x520150 |
|---|
| 111 | |
|---|
| 112 | #define mmDMA1_CORE_RD_RATE_LIM_CFG_1 0x520154 |
|---|
| 113 | |
|---|
| 114 | #define mmDMA1_CORE_WR_RATE_LIM_CFG_0 0x520158 |
|---|
| 115 | |
|---|
| 116 | #define mmDMA1_CORE_WR_RATE_LIM_CFG_1 0x52015C |
|---|
| 117 | |
|---|
| 118 | #define mmDMA1_CORE_ERR_CFG 0x520160 |
|---|
| 119 | |
|---|
| 120 | #define mmDMA1_CORE_ERR_CAUSE 0x520164 |
|---|
| 121 | |
|---|
| 122 | #define mmDMA1_CORE_ERRMSG_ADDR_LO 0x520170 |
|---|
| 123 | |
|---|
| 124 | #define mmDMA1_CORE_ERRMSG_ADDR_HI 0x520174 |
|---|
| 125 | |
|---|
| 126 | #define mmDMA1_CORE_ERRMSG_WDATA 0x520178 |
|---|
| 127 | |
|---|
| 128 | #define mmDMA1_CORE_STS0 0x520190 |
|---|
| 129 | |
|---|
| 130 | #define mmDMA1_CORE_STS1 0x520194 |
|---|
| 131 | |
|---|
| 132 | #define mmDMA1_CORE_RD_DBGMEM_ADD 0x520200 |
|---|
| 133 | |
|---|
| 134 | #define mmDMA1_CORE_RD_DBGMEM_DATA_WR 0x520204 |
|---|
| 135 | |
|---|
| 136 | #define mmDMA1_CORE_RD_DBGMEM_DATA_RD 0x520208 |
|---|
| 137 | |
|---|
| 138 | #define mmDMA1_CORE_RD_DBGMEM_CTRL 0x52020C |
|---|
| 139 | |
|---|
| 140 | #define mmDMA1_CORE_RD_DBGMEM_RC 0x520210 |
|---|
| 141 | |
|---|
| 142 | #define mmDMA1_CORE_DBG_HBW_AXI_AR_CNT 0x520220 |
|---|
| 143 | |
|---|
| 144 | #define mmDMA1_CORE_DBG_HBW_AXI_AW_CNT 0x520224 |
|---|
| 145 | |
|---|
| 146 | #define mmDMA1_CORE_DBG_LBW_AXI_AW_CNT 0x520228 |
|---|
| 147 | |
|---|
| 148 | #define mmDMA1_CORE_DBG_DESC_CNT 0x52022C |
|---|
| 149 | |
|---|
| 150 | #define mmDMA1_CORE_DBG_STS 0x520230 |
|---|
| 151 | |
|---|
| 152 | #define mmDMA1_CORE_DBG_RD_DESC_ID 0x520234 |
|---|
| 153 | |
|---|
| 154 | #define mmDMA1_CORE_DBG_WR_DESC_ID 0x520238 |
|---|
| 155 | |
|---|
| 156 | #endif /* ASIC_REG_DMA1_CORE_REGS_H_ */ |
|---|
| 157 | |
|---|
