| 1 | /* SPDX-License-Identifier: GPL-2.0 |
|---|
| 2 | * |
|---|
| 3 | * Copyright 2016-2020 HabanaLabs, Ltd. |
|---|
| 4 | * All Rights Reserved. |
|---|
| 5 | * |
|---|
| 6 | */ |
|---|
| 7 | |
|---|
| 8 | /************************************ |
|---|
| 9 | ** This is an auto-generated file ** |
|---|
| 10 | ** DO NOT EDIT BELOW ** |
|---|
| 11 | ************************************/ |
|---|
| 12 | |
|---|
| 13 | #ifndef ASIC_REG_DCORE0_TPC0_CFG_REGS_H_ |
|---|
| 14 | #define ASIC_REG_DCORE0_TPC0_CFG_REGS_H_ |
|---|
| 15 | |
|---|
| 16 | /* |
|---|
| 17 | ***************************************** |
|---|
| 18 | * DCORE0_TPC0_CFG |
|---|
| 19 | * (Prototype: TPC) |
|---|
| 20 | ***************************************** |
|---|
| 21 | */ |
|---|
| 22 | |
|---|
| 23 | #define mmDCORE0_TPC0_CFG_TPC_COUNT 0x400BC18 |
|---|
| 24 | |
|---|
| 25 | #define mmDCORE0_TPC0_CFG_TPC_ID 0x400BC1C |
|---|
| 26 | |
|---|
| 27 | #define mmDCORE0_TPC0_CFG_STALL_ON_ERR 0x400BC20 |
|---|
| 28 | |
|---|
| 29 | #define mmDCORE0_TPC0_CFG_CLK_EN 0x400BC24 |
|---|
| 30 | |
|---|
| 31 | #define mmDCORE0_TPC0_CFG_IQ_RL_EN 0x400BC28 |
|---|
| 32 | |
|---|
| 33 | #define mmDCORE0_TPC0_CFG_IQ_RL_SAT 0x400BC2C |
|---|
| 34 | |
|---|
| 35 | #define mmDCORE0_TPC0_CFG_IQ_RL_RST_TOKEN 0x400BC30 |
|---|
| 36 | |
|---|
| 37 | #define mmDCORE0_TPC0_CFG_IQ_RL_TIMEOUT 0x400BC34 |
|---|
| 38 | |
|---|
| 39 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_2_0 0x400BC38 |
|---|
| 40 | |
|---|
| 41 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_2_1 0x400BC3C |
|---|
| 42 | |
|---|
| 43 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_2_2 0x400BC40 |
|---|
| 44 | |
|---|
| 45 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_2_3 0x400BC44 |
|---|
| 46 | |
|---|
| 47 | #define mmDCORE0_TPC0_CFG_IQ_LBW_CLK_EN 0x400BC48 |
|---|
| 48 | |
|---|
| 49 | #define mmDCORE0_TPC0_CFG_TPC_LOCK_VALUE_0 0x400BC4C |
|---|
| 50 | |
|---|
| 51 | #define mmDCORE0_TPC0_CFG_TPC_LOCK_VALUE_1 0x400BC50 |
|---|
| 52 | |
|---|
| 53 | #define mmDCORE0_TPC0_CFG_TPC_LOCK_VALUE_2 0x400BC54 |
|---|
| 54 | |
|---|
| 55 | #define mmDCORE0_TPC0_CFG_TPC_LOCK_VALUE_3 0x400BC58 |
|---|
| 56 | |
|---|
| 57 | #define mmDCORE0_TPC0_CFG_TPC_LOCK_0 0x400BC5C |
|---|
| 58 | |
|---|
| 59 | #define mmDCORE0_TPC0_CFG_TPC_LOCK_1 0x400BC60 |
|---|
| 60 | |
|---|
| 61 | #define mmDCORE0_TPC0_CFG_TPC_LOCK_2 0x400BC64 |
|---|
| 62 | |
|---|
| 63 | #define mmDCORE0_TPC0_CFG_TPC_LOCK_3 0x400BC68 |
|---|
| 64 | |
|---|
| 65 | #define mmDCORE0_TPC0_CFG_CGU_SB 0x400BC6C |
|---|
| 66 | |
|---|
| 67 | #define mmDCORE0_TPC0_CFG_CGU_CNT 0x400BC70 |
|---|
| 68 | |
|---|
| 69 | #define mmDCORE0_TPC0_CFG_CGU_CPE_0 0x400BC74 |
|---|
| 70 | |
|---|
| 71 | #define mmDCORE0_TPC0_CFG_CGU_CPE_1 0x400BC78 |
|---|
| 72 | |
|---|
| 73 | #define mmDCORE0_TPC0_CFG_CGU_CPE_2 0x400BC7C |
|---|
| 74 | |
|---|
| 75 | #define mmDCORE0_TPC0_CFG_CGU_CPE_3 0x400BC80 |
|---|
| 76 | |
|---|
| 77 | #define mmDCORE0_TPC0_CFG_CGU_CPE_4 0x400BC84 |
|---|
| 78 | |
|---|
| 79 | #define mmDCORE0_TPC0_CFG_CGU_CPE_5 0x400BC88 |
|---|
| 80 | |
|---|
| 81 | #define mmDCORE0_TPC0_CFG_CGU_CPE_6 0x400BC8C |
|---|
| 82 | |
|---|
| 83 | #define mmDCORE0_TPC0_CFG_CGU_CPE_7 0x400BC90 |
|---|
| 84 | |
|---|
| 85 | #define mmDCORE0_TPC0_CFG_FP16_FTZ_IN 0x400BC94 |
|---|
| 86 | |
|---|
| 87 | #define mmDCORE0_TPC0_CFG_DCACHE_CFG 0x400BC98 |
|---|
| 88 | |
|---|
| 89 | #define mmDCORE0_TPC0_CFG_E2E_CRDT_TOP 0x400BC9C |
|---|
| 90 | |
|---|
| 91 | #define mmDCORE0_TPC0_CFG_TPC_DCACHE_L0CD 0x400BCA0 |
|---|
| 92 | |
|---|
| 93 | #define mmDCORE0_TPC0_CFG_TPC_SB_L0CD 0x400BCA4 |
|---|
| 94 | |
|---|
| 95 | #define mmDCORE0_TPC0_CFG_CONV_ROUND_CSR 0x400BCA8 |
|---|
| 96 | |
|---|
| 97 | #define mmDCORE0_TPC0_CFG_TSB_OCCUPANCY 0x400BCAC |
|---|
| 98 | |
|---|
| 99 | #define mmDCORE0_TPC0_CFG_ARB_QNT_HBW_WEIGHT 0x400BCB0 |
|---|
| 100 | |
|---|
| 101 | #define mmDCORE0_TPC0_CFG_ARB_QNT_LBW_WEIGHT 0x400BCB4 |
|---|
| 102 | |
|---|
| 103 | #define mmDCORE0_TPC0_CFG_ARB_CNT_HBW_WEIGHT 0x400BCB8 |
|---|
| 104 | |
|---|
| 105 | #define mmDCORE0_TPC0_CFG_ARB_CNT_LBW_WEIGHT 0x400BCBC |
|---|
| 106 | |
|---|
| 107 | #define mmDCORE0_TPC0_CFG_LUT_FUNC32_BASE2_ADDR_LO 0x400BCC0 |
|---|
| 108 | |
|---|
| 109 | #define mmDCORE0_TPC0_CFG_LUT_FUNC32_BASE2_ADDR_HI 0x400BCC4 |
|---|
| 110 | |
|---|
| 111 | #define mmDCORE0_TPC0_CFG_LUT_FUNC64_BASE2_ADDR_LO 0x400BCC8 |
|---|
| 112 | |
|---|
| 113 | #define mmDCORE0_TPC0_CFG_LUT_FUNC64_BASE2_ADDR_HI 0x400BCCC |
|---|
| 114 | |
|---|
| 115 | #define mmDCORE0_TPC0_CFG_LUT_FUNC128_BASE2_ADDR_LO 0x400BCD0 |
|---|
| 116 | |
|---|
| 117 | #define mmDCORE0_TPC0_CFG_LUT_FUNC128_BASE2_ADDR_HI 0x400BCD4 |
|---|
| 118 | |
|---|
| 119 | #define mmDCORE0_TPC0_CFG_LUT_FUNC256_BASE2_ADDR_LO 0x400BCD8 |
|---|
| 120 | |
|---|
| 121 | #define mmDCORE0_TPC0_CFG_LUT_FUNC256_BASE2_ADDR_HI 0x400BCDC |
|---|
| 122 | |
|---|
| 123 | #define mmDCORE0_TPC0_CFG_SPE_LFSR_POLYNOM 0x400BCE0 |
|---|
| 124 | |
|---|
| 125 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_GLBL 0x400BCE4 |
|---|
| 126 | |
|---|
| 127 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_0 0x400BCE8 |
|---|
| 128 | |
|---|
| 129 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_1 0x400BCEC |
|---|
| 130 | |
|---|
| 131 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_2 0x400BCF0 |
|---|
| 132 | |
|---|
| 133 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_3 0x400BCF4 |
|---|
| 134 | |
|---|
| 135 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_MASK_LO_0 0x400BCF8 |
|---|
| 136 | |
|---|
| 137 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_MASK_LO_1 0x400BCFC |
|---|
| 138 | |
|---|
| 139 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_MASK_LO_2 0x400BD00 |
|---|
| 140 | |
|---|
| 141 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_MASK_LO_3 0x400BD04 |
|---|
| 142 | |
|---|
| 143 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_MASK_HI_0 0x400BD08 |
|---|
| 144 | |
|---|
| 145 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_MASK_HI_1 0x400BD0C |
|---|
| 146 | |
|---|
| 147 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_MASK_HI_2 0x400BD10 |
|---|
| 148 | |
|---|
| 149 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MTRR_MASK_HI_3 0x400BD14 |
|---|
| 150 | |
|---|
| 151 | #define mmDCORE0_TPC0_CFG_FP8_143_BIAS 0x400BD64 |
|---|
| 152 | |
|---|
| 153 | #define mmDCORE0_TPC0_CFG_ROUND_CSR 0x400BD68 |
|---|
| 154 | |
|---|
| 155 | #define mmDCORE0_TPC0_CFG_HB_PROT 0x400BD6C |
|---|
| 156 | |
|---|
| 157 | #define mmDCORE0_TPC0_CFG_LB_PROT 0x400BD70 |
|---|
| 158 | |
|---|
| 159 | #define mmDCORE0_TPC0_CFG_SEMAPHORE 0x400BD74 |
|---|
| 160 | |
|---|
| 161 | #define mmDCORE0_TPC0_CFG_VFLAGS 0x400BD78 |
|---|
| 162 | |
|---|
| 163 | #define mmDCORE0_TPC0_CFG_SFLAGS 0x400BD7C |
|---|
| 164 | |
|---|
| 165 | #define mmDCORE0_TPC0_CFG_LFSR_POLYNOM 0x400BD80 |
|---|
| 166 | |
|---|
| 167 | #define mmDCORE0_TPC0_CFG_STATUS 0x400BD84 |
|---|
| 168 | |
|---|
| 169 | #define mmDCORE0_TPC0_CFG_CFG_BASE_ADDRESS_HIGH 0x400BD88 |
|---|
| 170 | |
|---|
| 171 | #define mmDCORE0_TPC0_CFG_CFG_SUBTRACT_VALUE 0x400BD8C |
|---|
| 172 | |
|---|
| 173 | #define mmDCORE0_TPC0_CFG_SM_BASE_ADDRESS_HIGH 0x400BD90 |
|---|
| 174 | |
|---|
| 175 | #define mmDCORE0_TPC0_CFG_TPC_CMD 0x400BD94 |
|---|
| 176 | |
|---|
| 177 | #define mmDCORE0_TPC0_CFG_TPC_EXECUTE 0x400BD98 |
|---|
| 178 | |
|---|
| 179 | #define mmDCORE0_TPC0_CFG_TPC_STALL 0x400BD9C |
|---|
| 180 | |
|---|
| 181 | #define mmDCORE0_TPC0_CFG_ICACHE_BASE_ADDERESS_LOW 0x400BDA0 |
|---|
| 182 | |
|---|
| 183 | #define mmDCORE0_TPC0_CFG_ICACHE_BASE_ADDERESS_HIGH 0x400BDA4 |
|---|
| 184 | |
|---|
| 185 | #define mmDCORE0_TPC0_CFG_RD_RATE_LIMIT 0x400BDA8 |
|---|
| 186 | |
|---|
| 187 | #define mmDCORE0_TPC0_CFG_WR_RATE_LIMIT 0x400BDAC |
|---|
| 188 | |
|---|
| 189 | #define mmDCORE0_TPC0_CFG_MSS_CONFIG 0x400BDB0 |
|---|
| 190 | |
|---|
| 191 | #define mmDCORE0_TPC0_CFG_TPC_INTR_CAUSE 0x400BDB4 |
|---|
| 192 | |
|---|
| 193 | #define mmDCORE0_TPC0_CFG_TPC_INTR_MASK 0x400BDB8 |
|---|
| 194 | |
|---|
| 195 | #define mmDCORE0_TPC0_CFG_WQ_CREDITS 0x400BDBC |
|---|
| 196 | |
|---|
| 197 | #define mmDCORE0_TPC0_CFG_OPCODE_EXEC 0x400BDC0 |
|---|
| 198 | |
|---|
| 199 | #define mmDCORE0_TPC0_CFG_LUT_FUNC32_BASE_ADDR_LO 0x400BDC4 |
|---|
| 200 | |
|---|
| 201 | #define mmDCORE0_TPC0_CFG_LUT_FUNC32_BASE_ADDR_HI 0x400BDC8 |
|---|
| 202 | |
|---|
| 203 | #define mmDCORE0_TPC0_CFG_LUT_FUNC64_BASE_ADDR_LO 0x400BDCC |
|---|
| 204 | |
|---|
| 205 | #define mmDCORE0_TPC0_CFG_LUT_FUNC64_BASE_ADDR_HI 0x400BDD0 |
|---|
| 206 | |
|---|
| 207 | #define mmDCORE0_TPC0_CFG_LUT_FUNC128_BASE_ADDR_LO 0x400BDD4 |
|---|
| 208 | |
|---|
| 209 | #define mmDCORE0_TPC0_CFG_LUT_FUNC128_BASE_ADDR_HI 0x400BDD8 |
|---|
| 210 | |
|---|
| 211 | #define mmDCORE0_TPC0_CFG_LUT_FUNC256_BASE_ADDR_LO 0x400BDDC |
|---|
| 212 | |
|---|
| 213 | #define mmDCORE0_TPC0_CFG_LUT_FUNC256_BASE_ADDR_HI 0x400BDE0 |
|---|
| 214 | |
|---|
| 215 | #define mmDCORE0_TPC0_CFG_TSB_CFG_MAX_SIZE 0x400BDE4 |
|---|
| 216 | |
|---|
| 217 | #define mmDCORE0_TPC0_CFG_TSB_CFG 0x400BDE8 |
|---|
| 218 | |
|---|
| 219 | #define mmDCORE0_TPC0_CFG_TSB_INFLIGHT_CNTR 0x400BDEC |
|---|
| 220 | |
|---|
| 221 | #define mmDCORE0_TPC0_CFG_WQ_INFLIGHT_CNTR 0x400BDF0 |
|---|
| 222 | |
|---|
| 223 | #define mmDCORE0_TPC0_CFG_WQ_LBW_TOTAL_CNTR 0x400BDF4 |
|---|
| 224 | |
|---|
| 225 | #define mmDCORE0_TPC0_CFG_WQ_HBW_TOTAL_CNTR 0x400BDF8 |
|---|
| 226 | |
|---|
| 227 | #define mmDCORE0_TPC0_CFG_IRQ_OCCOUPY_CNTR 0x400BDFC |
|---|
| 228 | |
|---|
| 229 | #endif /* ASIC_REG_DCORE0_TPC0_CFG_REGS_H_ */ |
|---|
| 230 | |
|---|
