1/* SPDX-License-Identifier: GPL-2.0
2 *
3 * Copyright 2016-2018 HabanaLabs, Ltd.
4 * All Rights Reserved.
5 *
6 */
7
8/************************************
9 ** This is an auto-generated file **
10 ** DO NOT EDIT BELOW **
11 ************************************/
12
13#ifndef ASIC_REG_TPC2_RTR_REGS_H_
14#define ASIC_REG_TPC2_RTR_REGS_H_
15
16/*
17 *****************************************
18 * TPC2_RTR (Prototype: TPC_RTR)
19 *****************************************
20 */
21
22#define mmTPC2_RTR_HBW_RD_RQ_E_ARB 0xE80100
23
24#define mmTPC2_RTR_HBW_RD_RQ_W_ARB 0xE80104
25
26#define mmTPC2_RTR_HBW_RD_RQ_N_ARB 0xE80108
27
28#define mmTPC2_RTR_HBW_RD_RQ_S_ARB 0xE8010C
29
30#define mmTPC2_RTR_HBW_RD_RQ_L_ARB 0xE80110
31
32#define mmTPC2_RTR_HBW_E_ARB_MAX 0xE80120
33
34#define mmTPC2_RTR_HBW_W_ARB_MAX 0xE80124
35
36#define mmTPC2_RTR_HBW_N_ARB_MAX 0xE80128
37
38#define mmTPC2_RTR_HBW_S_ARB_MAX 0xE8012C
39
40#define mmTPC2_RTR_HBW_L_ARB_MAX 0xE80130
41
42#define mmTPC2_RTR_HBW_RD_RS_E_ARB 0xE80140
43
44#define mmTPC2_RTR_HBW_RD_RS_W_ARB 0xE80144
45
46#define mmTPC2_RTR_HBW_RD_RS_N_ARB 0xE80148
47
48#define mmTPC2_RTR_HBW_RD_RS_S_ARB 0xE8014C
49
50#define mmTPC2_RTR_HBW_RD_RS_L_ARB 0xE80150
51
52#define mmTPC2_RTR_HBW_WR_RQ_E_ARB 0xE80170
53
54#define mmTPC2_RTR_HBW_WR_RQ_W_ARB 0xE80174
55
56#define mmTPC2_RTR_HBW_WR_RQ_N_ARB 0xE80178
57
58#define mmTPC2_RTR_HBW_WR_RQ_S_ARB 0xE8017C
59
60#define mmTPC2_RTR_HBW_WR_RQ_L_ARB 0xE80180
61
62#define mmTPC2_RTR_HBW_WR_RS_E_ARB 0xE80190
63
64#define mmTPC2_RTR_HBW_WR_RS_W_ARB 0xE80194
65
66#define mmTPC2_RTR_HBW_WR_RS_N_ARB 0xE80198
67
68#define mmTPC2_RTR_HBW_WR_RS_S_ARB 0xE8019C
69
70#define mmTPC2_RTR_HBW_WR_RS_L_ARB 0xE801A0
71
72#define mmTPC2_RTR_LBW_RD_RQ_E_ARB 0xE80200
73
74#define mmTPC2_RTR_LBW_RD_RQ_W_ARB 0xE80204
75
76#define mmTPC2_RTR_LBW_RD_RQ_N_ARB 0xE80208
77
78#define mmTPC2_RTR_LBW_RD_RQ_S_ARB 0xE8020C
79
80#define mmTPC2_RTR_LBW_RD_RQ_L_ARB 0xE80210
81
82#define mmTPC2_RTR_LBW_E_ARB_MAX 0xE80220
83
84#define mmTPC2_RTR_LBW_W_ARB_MAX 0xE80224
85
86#define mmTPC2_RTR_LBW_N_ARB_MAX 0xE80228
87
88#define mmTPC2_RTR_LBW_S_ARB_MAX 0xE8022C
89
90#define mmTPC2_RTR_LBW_L_ARB_MAX 0xE80230
91
92#define mmTPC2_RTR_LBW_RD_RS_E_ARB 0xE80250
93
94#define mmTPC2_RTR_LBW_RD_RS_W_ARB 0xE80254
95
96#define mmTPC2_RTR_LBW_RD_RS_N_ARB 0xE80258
97
98#define mmTPC2_RTR_LBW_RD_RS_S_ARB 0xE8025C
99
100#define mmTPC2_RTR_LBW_RD_RS_L_ARB 0xE80260
101
102#define mmTPC2_RTR_LBW_WR_RQ_E_ARB 0xE80270
103
104#define mmTPC2_RTR_LBW_WR_RQ_W_ARB 0xE80274
105
106#define mmTPC2_RTR_LBW_WR_RQ_N_ARB 0xE80278
107
108#define mmTPC2_RTR_LBW_WR_RQ_S_ARB 0xE8027C
109
110#define mmTPC2_RTR_LBW_WR_RQ_L_ARB 0xE80280
111
112#define mmTPC2_RTR_LBW_WR_RS_E_ARB 0xE80290
113
114#define mmTPC2_RTR_LBW_WR_RS_W_ARB 0xE80294
115
116#define mmTPC2_RTR_LBW_WR_RS_N_ARB 0xE80298
117
118#define mmTPC2_RTR_LBW_WR_RS_S_ARB 0xE8029C
119
120#define mmTPC2_RTR_LBW_WR_RS_L_ARB 0xE802A0
121
122#define mmTPC2_RTR_DBG_E_ARB 0xE80300
123
124#define mmTPC2_RTR_DBG_W_ARB 0xE80304
125
126#define mmTPC2_RTR_DBG_N_ARB 0xE80308
127
128#define mmTPC2_RTR_DBG_S_ARB 0xE8030C
129
130#define mmTPC2_RTR_DBG_L_ARB 0xE80310
131
132#define mmTPC2_RTR_DBG_E_ARB_MAX 0xE80320
133
134#define mmTPC2_RTR_DBG_W_ARB_MAX 0xE80324
135
136#define mmTPC2_RTR_DBG_N_ARB_MAX 0xE80328
137
138#define mmTPC2_RTR_DBG_S_ARB_MAX 0xE8032C
139
140#define mmTPC2_RTR_DBG_L_ARB_MAX 0xE80330
141
142#define mmTPC2_RTR_SPLIT_COEF_0 0xE80400
143
144#define mmTPC2_RTR_SPLIT_COEF_1 0xE80404
145
146#define mmTPC2_RTR_SPLIT_COEF_2 0xE80408
147
148#define mmTPC2_RTR_SPLIT_COEF_3 0xE8040C
149
150#define mmTPC2_RTR_SPLIT_COEF_4 0xE80410
151
152#define mmTPC2_RTR_SPLIT_COEF_5 0xE80414
153
154#define mmTPC2_RTR_SPLIT_COEF_6 0xE80418
155
156#define mmTPC2_RTR_SPLIT_COEF_7 0xE8041C
157
158#define mmTPC2_RTR_SPLIT_COEF_8 0xE80420
159
160#define mmTPC2_RTR_SPLIT_COEF_9 0xE80424
161
162#define mmTPC2_RTR_SPLIT_CFG 0xE80440
163
164#define mmTPC2_RTR_SPLIT_RD_SAT 0xE80444
165
166#define mmTPC2_RTR_SPLIT_RD_RST_TOKEN 0xE80448
167
168#define mmTPC2_RTR_SPLIT_RD_TIMEOUT_0 0xE8044C
169
170#define mmTPC2_RTR_SPLIT_RD_TIMEOUT_1 0xE80450
171
172#define mmTPC2_RTR_SPLIT_WR_SAT 0xE80454
173
174#define mmTPC2_RTR_WPLIT_WR_TST_TOLEN 0xE80458
175
176#define mmTPC2_RTR_SPLIT_WR_TIMEOUT_0 0xE8045C
177
178#define mmTPC2_RTR_SPLIT_WR_TIMEOUT_1 0xE80460
179
180#define mmTPC2_RTR_HBW_RANGE_HIT 0xE80470
181
182#define mmTPC2_RTR_HBW_RANGE_MASK_L_0 0xE80480
183
184#define mmTPC2_RTR_HBW_RANGE_MASK_L_1 0xE80484
185
186#define mmTPC2_RTR_HBW_RANGE_MASK_L_2 0xE80488
187
188#define mmTPC2_RTR_HBW_RANGE_MASK_L_3 0xE8048C
189
190#define mmTPC2_RTR_HBW_RANGE_MASK_L_4 0xE80490
191
192#define mmTPC2_RTR_HBW_RANGE_MASK_L_5 0xE80494
193
194#define mmTPC2_RTR_HBW_RANGE_MASK_L_6 0xE80498
195
196#define mmTPC2_RTR_HBW_RANGE_MASK_L_7 0xE8049C
197
198#define mmTPC2_RTR_HBW_RANGE_MASK_H_0 0xE804A0
199
200#define mmTPC2_RTR_HBW_RANGE_MASK_H_1 0xE804A4
201
202#define mmTPC2_RTR_HBW_RANGE_MASK_H_2 0xE804A8
203
204#define mmTPC2_RTR_HBW_RANGE_MASK_H_3 0xE804AC
205
206#define mmTPC2_RTR_HBW_RANGE_MASK_H_4 0xE804B0
207
208#define mmTPC2_RTR_HBW_RANGE_MASK_H_5 0xE804B4
209
210#define mmTPC2_RTR_HBW_RANGE_MASK_H_6 0xE804B8
211
212#define mmTPC2_RTR_HBW_RANGE_MASK_H_7 0xE804BC
213
214#define mmTPC2_RTR_HBW_RANGE_BASE_L_0 0xE804C0
215
216#define mmTPC2_RTR_HBW_RANGE_BASE_L_1 0xE804C4
217
218#define mmTPC2_RTR_HBW_RANGE_BASE_L_2 0xE804C8
219
220#define mmTPC2_RTR_HBW_RANGE_BASE_L_3 0xE804CC
221
222#define mmTPC2_RTR_HBW_RANGE_BASE_L_4 0xE804D0
223
224#define mmTPC2_RTR_HBW_RANGE_BASE_L_5 0xE804D4
225
226#define mmTPC2_RTR_HBW_RANGE_BASE_L_6 0xE804D8
227
228#define mmTPC2_RTR_HBW_RANGE_BASE_L_7 0xE804DC
229
230#define mmTPC2_RTR_HBW_RANGE_BASE_H_0 0xE804E0
231
232#define mmTPC2_RTR_HBW_RANGE_BASE_H_1 0xE804E4
233
234#define mmTPC2_RTR_HBW_RANGE_BASE_H_2 0xE804E8
235
236#define mmTPC2_RTR_HBW_RANGE_BASE_H_3 0xE804EC
237
238#define mmTPC2_RTR_HBW_RANGE_BASE_H_4 0xE804F0
239
240#define mmTPC2_RTR_HBW_RANGE_BASE_H_5 0xE804F4
241
242#define mmTPC2_RTR_HBW_RANGE_BASE_H_6 0xE804F8
243
244#define mmTPC2_RTR_HBW_RANGE_BASE_H_7 0xE804FC
245
246#define mmTPC2_RTR_LBW_RANGE_HIT 0xE80500
247
248#define mmTPC2_RTR_LBW_RANGE_MASK_0 0xE80510
249
250#define mmTPC2_RTR_LBW_RANGE_MASK_1 0xE80514
251
252#define mmTPC2_RTR_LBW_RANGE_MASK_2 0xE80518
253
254#define mmTPC2_RTR_LBW_RANGE_MASK_3 0xE8051C
255
256#define mmTPC2_RTR_LBW_RANGE_MASK_4 0xE80520
257
258#define mmTPC2_RTR_LBW_RANGE_MASK_5 0xE80524
259
260#define mmTPC2_RTR_LBW_RANGE_MASK_6 0xE80528
261
262#define mmTPC2_RTR_LBW_RANGE_MASK_7 0xE8052C
263
264#define mmTPC2_RTR_LBW_RANGE_MASK_8 0xE80530
265
266#define mmTPC2_RTR_LBW_RANGE_MASK_9 0xE80534
267
268#define mmTPC2_RTR_LBW_RANGE_MASK_10 0xE80538
269
270#define mmTPC2_RTR_LBW_RANGE_MASK_11 0xE8053C
271
272#define mmTPC2_RTR_LBW_RANGE_MASK_12 0xE80540
273
274#define mmTPC2_RTR_LBW_RANGE_MASK_13 0xE80544
275
276#define mmTPC2_RTR_LBW_RANGE_MASK_14 0xE80548
277
278#define mmTPC2_RTR_LBW_RANGE_MASK_15 0xE8054C
279
280#define mmTPC2_RTR_LBW_RANGE_BASE_0 0xE80550
281
282#define mmTPC2_RTR_LBW_RANGE_BASE_1 0xE80554
283
284#define mmTPC2_RTR_LBW_RANGE_BASE_2 0xE80558
285
286#define mmTPC2_RTR_LBW_RANGE_BASE_3 0xE8055C
287
288#define mmTPC2_RTR_LBW_RANGE_BASE_4 0xE80560
289
290#define mmTPC2_RTR_LBW_RANGE_BASE_5 0xE80564
291
292#define mmTPC2_RTR_LBW_RANGE_BASE_6 0xE80568
293
294#define mmTPC2_RTR_LBW_RANGE_BASE_7 0xE8056C
295
296#define mmTPC2_RTR_LBW_RANGE_BASE_8 0xE80570
297
298#define mmTPC2_RTR_LBW_RANGE_BASE_9 0xE80574
299
300#define mmTPC2_RTR_LBW_RANGE_BASE_10 0xE80578
301
302#define mmTPC2_RTR_LBW_RANGE_BASE_11 0xE8057C
303
304#define mmTPC2_RTR_LBW_RANGE_BASE_12 0xE80580
305
306#define mmTPC2_RTR_LBW_RANGE_BASE_13 0xE80584
307
308#define mmTPC2_RTR_LBW_RANGE_BASE_14 0xE80588
309
310#define mmTPC2_RTR_LBW_RANGE_BASE_15 0xE8058C
311
312#define mmTPC2_RTR_RGLTR 0xE80590
313
314#define mmTPC2_RTR_RGLTR_WR_RESULT 0xE80594
315
316#define mmTPC2_RTR_RGLTR_RD_RESULT 0xE80598
317
318#define mmTPC2_RTR_SCRAMB_EN 0xE80600
319
320#define mmTPC2_RTR_NON_LIN_SCRAMB 0xE80604
321
322#endif /* ASIC_REG_TPC2_RTR_REGS_H_ */
323

source code of linux/drivers/accel/habanalabs/include/goya/asic_reg/tpc2_rtr_regs.h